電氣自動化論文編號:ZD511 論文字?jǐn)?shù):19444,頁數(shù):52

目錄
摘要  3
Abstract  4
第1章  緒論 5
1.1 什么是DDS 5
1.2 DDS的發(fā)展前景 5
1.3 基于可編程邏輯器件的DDS的優(yōu)勢 5
第2章  可編程邏輯器件及其描述語言 7
2.1 關(guān)于FLEX10K系列可編程邏輯器件 7
2.1.1 FLEX10K系列器件的內(nèi)部結(jié)構(gòu) 7
2.1.2 FLEX10K系列器件的特點 8
2.1.3 FLEX10K系列器件的開發(fā)工具 9
2.2硬件描述語言VHDL 10
2.2.1 VHDL語言簡介 10
2.2.2 VHDL語言設(shè)計步驟 11
2.2.3 利用VHDL語言開發(fā)的優(yōu)點 13
2.4 關(guān)于FPGA 14
2.3 關(guān)于ispPAC 16
2.3.1 ispPAC的原理 16
2.3.2 ispPAC的開發(fā)流程 17
第3章  總體方案 19
3.1 方案論證 19
3.1.1 方案一：直接模擬合成法 19
3.1.2 方案二：鎖相環(huán)合成法 19
3.1.3 方案三：基于FPGA的直接數(shù)字合成（DDS）法 19
3.2 方案確定 20
第4章  基于可編程器件的DDS主要模塊的VHDL實現(xiàn) 21
4.1 控制模塊的設(shè)計 21
4.1.1 鍵盤輸入與頻率控制 21
4.1.2 顯示模塊的FPGA控制 22
4.2相位累加器的設(shè)計 24
4.3正弦查找表的實現(xiàn) 26
第5章  硬件系統(tǒng)設(shè)計 29
5.1 D/A轉(zhuǎn)換器的硬件實現(xiàn) 29
5.2 低通濾波器的ispPAC實現(xiàn) 30
5.3 鍵盤/顯示電路 33
參考文獻(xiàn) 34
總結(jié) 35
致謝 36
附錄1 37
附錄2 40
附錄3 42
附錄4 43
總電路圖

摘要：隨著科學(xué)技術(shù)的發(fā)展，頻率合成技術(shù)已越來越受到廣泛的應(yīng)用，同時各個領(lǐng)域?qū)︻l率合成技術(shù)的要求也越來越高。直接模擬合成技術(shù)和鎖相環(huán)合成技術(shù)已不能滿足一些領(lǐng)域的要求。DDS（直接數(shù)字頻率合成）作為一種新的頻率合成技術(shù)，以其頻率轉(zhuǎn)換時間極短、頻率分辨率很高、全數(shù)字化結(jié)構(gòu)便于集成、輸出相位連續(xù)等各種優(yōu)勢，已愈來愈受到廣大技術(shù)人員的親睞。
 本文主要研究的是基于FPGA（現(xiàn)場可編程邏輯器件）的DDS設(shè)計。借助于硬件描述語言VHDL的強大編程功能和最新的FPGA器件。設(shè)計出性能優(yōu)越和功能更強的頻率合成器。本設(shè)計的主要部分相位累加器和相位存儲器由VHDL語言編程實現(xiàn)。設(shè)計中的低通濾波器由可編程模擬器件ispPAC實現(xiàn)。
關(guān)鍵詞：直接數(shù)字頻率合成器；現(xiàn)場可編程邏輯器件；硬件描述語言；可編程模擬器件