摘要  級聯是一種通過抑制相位舍位誤差來降低DDS輸出雜散的設計方案。本文首先對DDS的相位舍位雜散和無相位舍位條件下的幅度量化雜散進行了分析和仿真，通過兩者在雜散水平和頻譜特性上的對比為級聯方案的可行性提供理論依據，在此基礎上給出兩種級聯方案，并對方案進行了研究和輸出仿真。
關鍵詞   直接數字頻率合成   相位舍位雜散  幅度量化雜散   級聯

引言 
    直接數字頻率合成（DDS）是現代數字信號處理理論與微電子技術相結合而產生的一種新的頻率合成技術，它具有頻率分辨率高、相位變換連續、頻率轉換速度快、相位噪聲低等突出優點，近些年在線性調頻、擴頻和跳頻、多普勒響應模擬等領域得到了廣泛應用，并已成為宇航、通信、雷達、電子戰等系統中頻率合成的首選。但是，輸出雜散較大是DDS的一個重要不足，它限制了DDS的進一步應用和發展，當前，雜散分析與低雜散設計是DDS研究的主要課題。雜散分析是低雜散設計的理論前提，在對相位舍位雜散的分析上，國內外學者做了大量卓有成效的工作，并得出了比較一致的結論，而關于幅度量化雜散和DAC轉換誤差雜散目前還缺乏比較系統和精確的分析。在低雜散設計方面，有兩類方法比較典型，一類是優化波形存儲表法，另一類是修正DDS結構法，這兩類方法各有所長并都能有效降低DDS輸出雜散，但目前DDS低雜散設計的性能仍不能滿足它在某些領域應用中的要求。
 本文提出的級聯方案是一種通過限制頻率控制字的取值來抑制相位舍位誤差并利用級聯來提高可輸出頻點和頻率分辨率的設計方案，這一方案的理論依據有兩個：一是無相位舍位條件下幅度量化雜散的雜散水平和頻譜特性，以及它同相位舍位雜散的對比；二是DDS對時鐘相位噪聲（或時鐘雜散）的改善。文中對DDS的輸出雜散特別是無相位舍位條件下的幅度量化雜散進行了分析和仿真，利用得到的結論對給出的兩種級聯方案進行了研究論證。
1   DDS的雜散對比
DDS的工作原理與雜散來源
如下圖，DDS有四個基本組成部分：相位累加器、只讀存儲器（ROM）、數模轉換（DAC）

及低通濾波器（LPF），通常DAC之前的部分被稱為數控振蕩器（NCO）。DDS的工作實質是用累加器以參考時鐘信號的頻率fc對正弦相位進行可控等間隔采樣，然后通過ROM查表將相位采樣值變換為正弦幅度值，幅度值序列經DAC轉換后成為時間連續波形，再經LPF濾波即為輸出信號。其中頻率控制字K是每個時鐘周期內相位累加器的累加值，它決定了相位采樣間隔，設相位累加器的位數為N，，則時鐘頻率fc與輸出信號頻率f0的關系為：
                            f0 = fc·K/
 若不考慮時鐘的影響，DDS輸出雜散的來源有以下三個：一、相位舍位。在實際DDS中，為了壓縮ROM的容量，一般只用相位累加器的高W位來對其進行查表，而將低B位的相位值舍去（B = N - W），這樣查表得到的正弦幅度值中就會含有相位舍位誤差。二、幅度量化。由于ROM要對模擬幅度值進行量化后才能輸出，因而會引入幅度量化誤差，ROM輸出位數L越大，此誤差越小。三、DAC的非理想特性。DAC的有限分辨率、非線性特征及轉換速率等非理想轉換特性都會影響DDS輸出頻譜的純度，尤其是DAC的非線性特征增加了f = m·f0 ± n·fc（m ，n = ±1，±2 …）處的雜散，目前國內外還沒有找到一個通用的數學模型來對DAC轉換誤差進行精確計算。以下我們主要討論相位舍位和幅度量化引起的雜散。
12  DDS雜散的綜合分析與對比
    首先設K = X·， g = ==，則上面DDS可以等效成一個頻率控制字為X ，累加器位數為M = N－r ，累加器舍去位數為A = B－r（r≥B時，A = 0）的DDS。若累加器的初始相位為零（以下均假設初始相位為零），則在t = n·Tc時刻（Tc為時鐘周期），均勻量化條件下ROM的輸出信號s（n）為：
    S（n）=                             （1）式
S（n）中存在著由相位舍位和幅度量化引起的兩種雜散信號，其中由相位舍位引起的雜散信號P（n）為：                    
    P（n）=                     （2）式
由幅度量化引起的雜散信號e1（n）為：
e1（n）=   （3）式
由相位舍位和幅度量化共同引起的雜散信號R（n）為：
R（n）= P（n） + e1（n）=
                                                                       （4）式
 當K = m·時，等效DDS的累加器舍去位數A = 0，ROM的輸出中不存在相位舍位雜散信號，在t = n·Tc時刻，由幅度量化引起的雜散信號e2（n）為：
      e2（n） =            （5）式
    當K = 時，即f0 = fc/4時，等效DDS的累加器位數M = 2，頻率控制字為 = 1，，e2（n） = 0，可見，此時ROM的輸出中即不存在相位舍位雜散信號，也不存在幅度量化雜散信號。
 綜上，從雜散輸出的角度來看，DDS有三種工作狀態：第一種是K任意取值時的狀態，此狀態下DDS即輸出相位舍位雜散，又輸出幅度量化雜散；第二種是K = m·時的狀態，此狀態下DDS的輸出雜散為無相位舍位條件下的幅度量化雜散；第三種是K = 時的狀態，此狀態下DDS無雜散輸出（若累加器的初始相位不為零，則有幅度量化雜散輸出）。由（4）式和（5）式可以看出，第一種工作狀態下的雜散信號R（n）和第二種工作狀態下的雜散信號e2（n）特性不同：R（n）的幅度通常遠大于e2（n）的幅度（R（n）的幅度主要由P（n）分量決定，e1（n）分量的幅度很小，它和e2（n）的幅度處于同一水平，兩者都在區間[0，)上取值，故第一種工作狀態下的雜散分析以分析P（n）為主），而且兩種信號在時域上的周期也不相同，R（n）中P（n）分量的周期為V = ，e1（n）分量的周期為H = ，而e2（n）的周期為U = 。
 目前，在對P（n）信號的分析上，國內外提出了信號模型法，并得到了較為成熟的結論，由參考文獻[4]，P（n）在頻譜區間[0，fc/2)上的雜散分布點為：
 1-     （6）式
的幅度為：=             （7）式
 其中z = 1，2 ……。
    由于e1（n）的周期大（當K為奇數時，H = ），幅度小，對它的分析通常是將其值看成隨機量，通過統計分析求出雜散總能量，用這種方法得到的總信雜比為：
                SNR dB  =  6.02 L + 1.75  dB
 同e1（n）相比，e2（n）的周期要小得多（U ，目前DDS芯片中W值范圍為8至15），它的頻譜在區間[0，fc)上至多有根譜線，完全可以通過對它作U點的離散付里葉變換精確求出每根譜線的頻譜系數，我們用FFT算法對e2（n）頻譜進行了程序仿真，得到了以下關于其雜散水平和頻譜特性的幾個結論：
 一  e2（n）的雜散水平很低，它的雜散總能量和e1（n）的雜散總能量處于同一量級，且主要由L值決定，受U值變化的影響較小。L每增加兩位，e2（n）的雜散總能量對應的信雜比約增加12dB；當L12時，此信雜比大于70dB。
 二  e2（n）頻譜中雜散頻點的分布是有規律的，當U值較小時（U，L = 12）,雜散能量最大的頻點分布在輸出頻率f0的最小的幾個奇次諧波點處，即3f0，5f0，7f0……處；當U的值較大時（左右），雜散頻點密集分布在f0的最小的幾個奇次諧波點周圍。
 三  e2（n）頻譜中能量最大的雜散頻點處的能量隨U和L的增大呈減小趨勢（在不同K值對應同一U值的情況下，此能量并不隨K值變化），當L = 10，U時，此能量對應的信雜比大于80 dB；當L = 12，U時，此能量對應的信雜比大于90 dB。
 圖1是L = 10, K = 3277·,U = （N = 24，B = 9）時e2（n）的仿真頻譜圖，圖中縱坐標表示雜散能量，單位為dB（設輸出主頻f0處的能量為0dB），橫坐標表示輸出頻率，單位為Hz，此時f0 = fc / 10 = 0.1Hz。可以看出，雜散頻點集中在f0，3f0，5f0……周圍，雜散頻點處最大的能量處在-80 dB至-90 dB之間。
 為了便于對比分析，我們同樣用FFT算法對R（n）的頻譜進行了仿真，圖2是N = 24，B = 15，L = 10，K = 3277·，V = ，H = 時R（n）的頻譜仿真圖，此時f0 = fc /10 = 0.1Hz。圖中密集分布在f0，3f0，5f0……周圍的頻點是e1（n）分量對應的頻點，其余雜散能量很大的頻點是P（n）分量對應的頻點。通過對比圖1和圖2可以看出，R（n）的雜散水平遠高于e2（n）的雜散水平，且R（n）在整個頻域周期[0，fc)上較均勻地分布著許多雜散能量很大的頻點。由于DDS在實際應用中大都需要工作在第一種狀態，R（n）的這種雜散特性就限制了它在某些場合下的應用。基于上面分析得到的結論，以下就給出通過抑制相位舍位雜散輸出來降低DDS輸出雜散的級聯方案。
兩種DDS級聯方案
 DDS級聯是指用兩級DDS完成頻率合成，把前一級DDS的輸出用作后一級的時鐘。設前級DDS為DDS1，后級DDS為DDS2，DDS1的時鐘頻率和輸出信號頻率分別為f1和f2，DDS2的時鐘頻率和輸出信號頻率分別為f2和f3，DDS1和DDS2的頻率控制字分別為K1、K2，則有 f2 = f1·K1/；f3 = f2·K2/，故f3 = f1·K1·K2/。下面介紹兩種DDS級聯方案：
    第一種方案：保持DDS2的頻率控制字K2 = ，使f2/f3 = 4，通過改變頻率控制字K1（K1可任意取值）來調整f2和f3的變化從而獲得所需頻率。這一方案的優點在于：
 首先，級聯后降低了輸出雜散。由于f2/f3 = 4，由前面分析可知，DDS2處于第三種工作狀態，此時DDS2不輸出相位舍位雜散，當累加器初始相位為零時也不輸出幅度量化雜散。不過，由于DDS2的時鐘信號（即DDS1的輸出信號）中存在雜散，這會影響其輸出信號頻譜的純度。我們知道，時鐘是以觸發形式使相位累加器進行相位累加的，DDS1的輸出信號中含有的雜散會影響其時域觸發特性，用它作為時鐘信號會導致DDS2相位累加器的相位采樣時間發生偏移，破壞采樣時間的等間隔性，從而使DDS2輸出信號中產生相位噪聲和雜散。然而，DDS的一個優點就在于它對時鐘信號中含有的雜散和相位噪聲有改善作用（由于只考慮時鐘信號的時域觸發特性，我們可以將DDS1輸出信號中含有的雜散視為一類特殊的相位噪聲）。根據理論分析，設DDS時鐘信號中相位噪聲能量（或雜散能量）為Ec，輸出信號中相位噪聲和雜散總能量為E0，則有關系。因DDS2的頻率控制字 K2 = ，故DDS2輸出信號中相位噪聲和雜散總能量相對DDS1輸出信號中的雜散能量約降低了12 dB，我們是以較低水平的相位噪聲為代價抑制了較高水平的輸出雜散。
    其次，級聯后提高了頻率分辨率，增強了頻率穩定度。單級DDS的頻率分辨率為f1/，而級聯后頻率分辨率為f1/；若因f1頻率偏移引f2的頻偏值為f，則引起f3的頻偏值為f/4 。
 這種方案的缺點在于減小了輸出帶寬：一級DDS的輸出帶寬為f1/2，級聯情況下的輸出帶寬為f1/8。下面介紹另一種級聯方案。
 第二種方案：取K1 = x·，K2 = y·，其中x、y為區間[1，]內的任意整數，當x、y都為奇數時（或具有相同偶數因子時），要求x  y。輸入輸出頻率關系為：f2 = f1·K1/ = f1·x/；f3 = f2·K2/ = f2·y/；故f3 = f1·x·y / = f1·λ/，從此式可以看出，級聯后兩級DDS在輸入輸出頻率關系上可等效成一個累加器位數為2W，頻率控制字為λ的DDS（λ的取值區間為[1，]）。由于K1和 K2取值受限，根據前面分析，這種方案中DDS1工作在第二種狀態，輸出雜散為無相位舍位條件下的幅度量化雜散，DDS2也工作在第二種狀態，輸出中含有無相位舍位條件下的幅度量化雜散和由時鐘信號（DDS1輸出信號）引起的相位噪聲。和第一種方案相比，這種方案的特點在于：
 方案在保證DDS2低雜散輸出的前提下，通過抑制DDS1相位舍位雜散的輸出降低了DDS2輸出信號中的相位噪聲。在第一種方案中，DDS1輸出信號中含有相位舍位雜散，由于相位舍位雜散水平通常遠高于幅度量化雜散水平，這時DDS1輸出信號的時域觸發特性并非特別理想，用它作時鐘信號就難以把DDS2輸出信號中的相位噪聲降到很低的水平；而在這種方案中，DDS1的輸出雜散為無相位舍位條件下的幅度量化雜散，此雜散不僅水平很低，而且雜散能量主要集中在3f2，5f2，7f2……附近，不會過分影響DDS1輸出信號對DDS2相位累加器觸發時間的等間隔性，這樣，相對第一種方案就會大大降低DDS2輸出信號中的相位噪聲，加上DDS2也工作在無相位舍位雜散的狀態，因而這種方案同時保證了輸出的低相噪和低雜散。從DDS對時鐘相位噪聲和雜散的改善關系公式可知， K2值越小，DDS2對時鐘雜散的改善狀況就越好，為了同時使DDS2輸出雜散信號e2（n）的周期U盡可能大（根據前面結論，U越大，e2（n）頻譜中能量最大的雜散頻點處的能量就越小），當x、y都為奇數或具有相同偶數因子時，方案中要求x  y。
 這種方案的不足之處在于：一  可輸出頻點的個數比非級聯情況下要少。由于λ不能取盡區間[1，]內的所有整數（大于的質數和一些因子大于的合數是取不到的），故可輸出頻點數小于。二  頻率分辨率不是一個定值。級聯后在低頻輸出區間頻率分辨率可達f1/量級，但因λ的取值特點所限，它隨輸出頻率的增大而降低。
 在對無相位舍位條件下的幅度量化雜散進行仿真的基礎上，我們對第二種方案中的輸出雜散和相位噪聲進行了仿真，表1給出N = 24，B = 9，K1 = 6555·時的一組仿真數據，表中值為DDS2輸出頻譜中能量最大的雜散頻點處能量對應的信雜比（dB）。
             表1：雜散頻點處能量對應的最大信雜比
     L K2 = 23· K2 = 552· K2 = 2208· K2 = 8832·
    10   83.26   82.19   74.29   72.93
    12   99.33   92.12   87.51   83.35
 表2給出另一組仿真數據（參數同上），表中值為DDS2輸出頻譜中幅度量化雜散和相位噪聲總能量對應的信雜（噪）比（dB）。
             表2：雜散和相位噪聲總能量對應的信雜（噪）比
     L K2 = 23· K2 = 552· K2 = 2208· K2 = 8832·
    10   61.70   61.52   61.59   61.35
    12   73.91   74.02   73.76   73.55

 結束語：DDS對時鐘相位噪聲和雜散的改善是DDS級聯方案的理論依據之一，文中給出了理論上的改善關系公式：，但實際中DDS的輸出相位噪聲是達不到這一指標的，這是因為DDS的相位噪聲還決定于芯片內部的集成工藝水平和外圍電路噪聲，所以在實際DDS的設計中，應仔細考慮印制板的布線布局，盡量避免電源和數字切換噪聲與時鐘輸出信號的耦合。如果以上問題能夠解決，我們甚至可以將兩級DDS集成在一個芯片上，開發新的DDS產品。
 
 參考文獻：
HenryT.Nicholas and Henry Samueli. ”An Analysis of the Output Spectrum of Direct Digital Frequency Synthesizers in the Presence of Phase-Accumulator Trunction”. Proc.41st Annual Frequency Control Symposium，1987：495—502.
田新廣，張爾揚，羅倫，王松. DDS的幅度量化雜散分析. 無線電工程，1999.29（4）：57—60.
田新廣. DDS的頻譜研究及降低雜散的方案. 學位論文，國防科技大學電子工程學院，1998.
蔣興才，褚人乾，張浩. 直接數字頻率合成的頻譜研究. DDS技術與應用研討會論文集（合肥），1997.12.