應(yīng)用物理學(xué)論文編號(hào):WLX074  字?jǐn)?shù):11657,頁(yè)數(shù):30

目  錄
中文摘要 i
英文摘要 ii
目錄 iii
第一章     緒論  1
1.1  設(shè)計(jì)背景 2
1.2  設(shè)計(jì)目標(biāo) 2
1.3  論文內(nèi)容概述 2
第二章     硬件電路設(shè)計(jì)  3
2.1   復(fù)雜可編程邏輯器件CPLD簡(jiǎn)介 3
2.1.1  復(fù)雜可編程邏輯器件的發(fā)展歷程 3
2.1.2  CPLD的結(jié)構(gòu)與原理 5
2.1.3  CPLD與FPGA的區(qū)別 6
2.2   CPLD外圍電路設(shè)計(jì) 7
2.2.1  Protel簡(jiǎn)介 8
2.2.2  電源電路 9
2.2.3  JTAG下載接口電路 10
2.2.4  I/O電路 12
2.2.5  晶體振蕩電路 14
第三章     系統(tǒng)軟件設(shè)計(jì) 15
3.1   Quartus II軟件應(yīng)用概述 15
3.2   Verilog HDL概述 16
3.3   Verilog HDL程序設(shè)計(jì) 16
3.4   時(shí)序仿真及引腳分配 22
第四章     結(jié)論 25
致謝 26
參考文獻(xiàn) 27

摘   要
 本設(shè)計(jì)主要以Altera公司的maxⅡ系列的EPM570T100C CPLD為主要芯片，用一塊CPLD芯片加上外圍一些電路就可以完成保護(hù)信號(hào)檢測(cè)、處理和輸出經(jīng)過處理后的信號(hào)。本設(shè)計(jì)主要實(shí)現(xiàn)的電路功能是：16路保護(hù)信號(hào)的輸入，低電平有效；當(dāng)電路檢測(cè)到某一路率先動(dòng)作，則輸出一個(gè)低電平保護(hù)信號(hào)，同時(shí)用LED顯示是哪路起保護(hù)。當(dāng)一路起保護(hù)時(shí)，其它線路的保護(hù)信號(hào)必須被屏蔽起來(lái)，直到被保護(hù)的信號(hào)不被保護(hù)，屏蔽才能被解除。軟件的開發(fā)與系統(tǒng)功能仿真平臺(tái)為Quartus II 8.1。
 
關(guān)鍵詞：檢測(cè)  CPLD  硬件描述語(yǔ)言

Abstract
    The design mainly select  Altera's maxⅡ series EPM570T100C CPLD as the main chip, using a CPLD chip and the external circuit to complete the protection signal detection、dealing with、exporting the processed signal. The implemented functions of the circuit are: 16 protected signal input, LOW is considered active; When the circuit detects the first movement in one road, then output a low protection signal, and which way to use LED display is protective and LED display which road being protective. When one road protecting, the other roads must be shielded, until the signal is not protected, shield can be lifted. The platform of Software development and system functionality is the Quartus 8.1.
Keyword：detection，CPLD，Hardware Description Language